

Semiconductor m mory devic .

Patent Number: F EP0616331, A3, B1

1994-09-21 Publication date:

WATANABE YUJI SHANBORU KAWASAK (JP) Inventor(s):

TOKYO SHIBAURA ELECTRIC CO (JP) Applicant(s):

Requested Patent: □ JP6275071

Application Number: EP19940104299 19940318 Priority Number(s): JP19930085220 19930319

IPC Classification: G11C11/406 EC Classification: G11C11/406

Equivalents: DE69430683D, DE69430683T, JP2988804B2, KR167871, T US5463590

Cited Documents: US4961167; US4691303; US4989183

Abstract

A DRAM comprises: a memory cell array divided into a plurality of banks (34, 35) each having a plurality of dynamic type memory cells arranged into substantially a matrix pattern, data being writable in and readable from each memory cell and further the data written in the memory cells being refreshable; activating sections (28, 30) for activating the memory cells to be read, written and refreshed; precharging sections (29, 31) for precharging data lines connected to the memory cells to be read; and command detecting circuits (1, 6, 12, 18, 23) for detecting commands and outputting control signals corresponding to the detected commands, to operate the DRAM in correspondence to the respective commands, each of a plurality of command detecting circuits (1, 6, 12, 18, 23) being provided for a plurality of the banks in common to detect one command. In a computer system having a high speed CPU, for instance, since the CPU and memory can be activated by use of a single clock, it is possible to realize a high speed

memory so as to correspond to the high speed CPU, by simplifying the clock control.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-275071

(43)公開日 平成6年(1994)9月30日


(51) Int.Cl. ⁵	11/400	識別記号	庁内整理番号	FΙ			;	技術表示箇所
G11C G06F		5 7 0	9366 - 5 B 6866 - 5 L	G11C	11/ 34	363	К	
				審査請求	未請求	請求項の数8	FD	(全 41 頁)
(21)出願番号	-	特顧平5-85220		(71)出願人	0000030			
(22)出願日		平成5年(1993)3	月19日	(72)発明者	渡 辺神奈川県	県川崎市幸区堀) 裕 待 県川崎市幸区堀) 東芝半導体シス:	旧町580	番1号 株
				(74)代理人		佐藤 一雄		

(54) 【発明の名称】 半導体メモリ装置

(57) 【要約】

【目的】 高速動作するCPUを用いたコンピュータシステムなどにおいて、単一クロックでメモリとCPUを動作させることにより、クロックの制御を簡略化し、CPUの高速化に対応した高速動作可能なメモリを実現する。

【構成】 複数パンクに別れたメモリセルアレイのパンク I 回路 3 4、パンク I I 回路 3 5 毎にパンク I 用アドレスラッチ 3 2 を配置し、ロウアドレスパッファ 2、19からのアドレスを、アドレスラッチ 3 2、3 3 にラッチすることによりパンク I 活性化/プリチャージ指定部 2 6、パンク I I 活性化/プリチャージ指定部 2 7を通じて各パンクの活性化を行い、各パンクのリフレッシュやプリチャージは全体で1系統設けられるオートリフレッシュ検知部 6、セルフリフレッシュ検知部 1 2、プリチャージ検知部 2 3 からの検知信号に基づいて活性化/プリチャージ指定部 2 6、2 7を通じてパンク毎に行わせる。



【特許請求の範囲】

【請求項1】加えられた各種のコマンドを検知し、加え られたコマンドに応じた動作を行なう、複数のメモリセ ルを有する、半導体メモリ装置において、

前記複数のメモリセルは複数のパンクに分割されてお

前記コマンドのうちのあるものを検知するあるコマンド 検知手段は、前記複数のパンクに共通に1つだけ設けて いる、半導体メモリ装置。

【請求項2】複数のメモリセルを有し、加えられたアド 10 前記各パンクは、それぞれパンク用アドレスラッチ部を レスに応じたメモリセルに対してアクセスを行う半導体 メモリ装置において、

前記複数のメモリセルは複数のパンクに分割されてお n.

前記各パンクに、前記アドレスをラッチするアドレスラ ッチ手段が設けられており、

前記各アドレスラッチ手段は、それに対応する前記パン クが、活性化されたときにラッチ状態となり、プリチャ ージされたときにラッチ解除状態になる、半導体メモリ 装置。

【請求項3】複数のメモリセルを有し、前記メモリセル に対するアクセスに当っては、アクセス対象とするメモ リセルを活性化した後にプリチャージを行うようにし た、半導体メモリ装置において、

前記複数のメモリセルは複数のバンクに分割されてお n,

前記パンクの全てをプリチャージする全パンクプリチャ ージ指定を、前記パンクの1つのでもプリチャージゲー ティング状態にあるときには無視する、論理手段が設け られている、半導体メモリ装置。

【請求項4】複数のメモリセルを有し、入力されたオー トリフレッシュコマンドあるいはセルフリフレッシュコ マンドをオートリフレッシュコマンド検知手段あるいは セルフリフレッシュコマンド検知手段で検知して、それ らのメモリセルに対してオートリフレッシュあるいはセ ルフリフレッシュを行なうようにした、半導体メモリ装 置において、

前記セルフリフレッシュの実行は、前記セルフリフレッ シュコマンドに基づいた信号を、前記セルフリフレッシ ュコマンド検知手段から前記オートリフレッシュコマン 40 ド検知手段に周期的に加えることにより、オートリフレ ッシュコマンドが前記オートリフレッシュコマンド検知 手段に周期的に入力されたように見せかけることによ り、行うようにした、半導体メモリ装置。

【請求項5】複数のメモリセルを有し、前記メモリセル のうちのリフレッシュカウンタで示されるものに対して リフレッシュを行うようにした半導体メモリ装置におい て、

前記メモリセルは複数のバンクに分割されており、

カウンタテスト時には、前記リフレッシュカウンタが示 50 らの制御信号は、CPUの動作のために供給されている

すメモリセルがいずれのパンクに在るかを検知して、検 知されたパンクにおけるカラム系を自動的に活性化す る、半導体メモリ装置。

【請求項6】複数のメモリセルを有し、入力されたアド レスに対応するメモリセルをアクセスするに当り、それ らのメモリセルをアクティブコマンドの入力に応じて活 性化するようにした、半導体メモリ装置において、

前記アドレスを格納するアドレスパッファを有し、

前記メモリセルは複数のバンクに分割されており、

有し、前記各パンク用アドレスラッチ部には前記アドレ スパッファからのアドレスが格納されており、

前記各パンク用アドレスラッチ部に格納されたアドレス に対応する各パンクにおけるメモリセルの活性化は、前 記アクティプコマンドの入力によって行われる、半導体 メモリ装置。

【請求項7】複数のメモリセルを有し、それらのメモリ セルに対してアクセスするに当り、それらのメモリセル をアクティブコマンドによって活性化するようにした、

20 半導体メモリ装置において、

前記メモリセルは複数のバンクに分割されており、

前記アクティブコマンドはコマンドラッチ手段を介して 前記各バンクに伝えられ、

このコマンドラッチ手段は、あるパンクについて活性化 実行中に同一のパンクのアクティブを内容とする他のア クティブコマンドが入力されても、前記他のアクティブ コマンドは無視する、半導体メモリ装置。

【請求項8】複数のメモリセルを有し、これらのメモリ セルに対してアクセスするに当り、それらのメモリセル をプリチャージコマンドによってプリチャージするよう にした半導体メモリ装置において、

前記メモリセルから読み出したデータを格納するリード レジスタを有し、

このリードレジスタからのデータの出力を制御する制御 回路は、前記プリチャージコマンドの入力後もそのコマ ンドの入力により前記レジスタから読み出されたデータ がインパリッドになる前のデータについての出力を許容 する、半導体メモリ装置。

【発明の詳細な説明】

[0001]

30

【産業上の利用分野】本発明は高速性を要求される半導 体メモリ装置に関するもので、特にミニコンピュータ、 ワークステーションなどの比較的小規模のシステムのう ち高速CPUシステムを搭載した機器に使用される半導 体メモリ装置に関するものである。

(00021

【従来の技術】従来から、コンピュータなどの主記憶に 用いられているDRAMは、周知のように、RAS信号 やCAS信号などの各種の制御信号を必要とする。これ クロックを、加工することにより作り出すのが一般的で あった。

【0003】一方、近年、CPUの動作周波数の高速化 がめざましい。そして、CPUの動作周波数が、DRA Mの動作周波数を上回るようになってきている。このた め、CPUの動作速度に対して、DRAMの動作速度が 遅れてしまうという問題がある。

【0004】このような、CPUの動作速度に対する、 DRAMの動作速度の遅れをカバーするために、従来か ら、DRAMで構成される主記憶部を複数のパンクで構 成するような構成や、メモリをインターリーブ動作させ るような構成がとられてきた。これらの構成は、メモリ のアクセスを並列的に実行することで、CPUから見た 場合の動作を高速化するものである。しかしながら、そ の反面、メモリ制御の方法が非常に複雑になり、メモリ 周辺回路の複雑化を招く。

[0005]

【発明が解決しようとする課題】従来の半導体メモリ装 置は以上のように構成されていたので、ミニコンピュー タやワークステーションなどのように、比較的小規模な 20 コンピュータシステムに適用しようとすると、システム の複雑化を招くという問題点がある。つまり、小規模の システムで、メモリのパンクアクセスやメモリのインタ ーリーブを採用しようとすると、ハードウエア的に構成 が複雑になり、システムコストの上昇をまねいたり、ダ ウンサイジングの妨げになったりする。

【0006】また、CPUの動作周波数が50MHz、 100MHzと高速になると、メモリの使いこなしが更 に難しくなる。つまり、CPUの高速化に対応するに は、メモリの階層をより巧妙に構築する必要があり、メ 30 モリシステムを更に複雑なものにしてしまう。

【0007】一方、メモリシステムの複雑化を避けるた めに、メモリ内部をパイプライン動作させるようなメモ リ装置も提案されている。しかし、メモリ内部を単純に パイプライン動作させるだけでは、メモリの動作速度は コア部からのデータの読み出し速度に律速されてしま う。つまり、高速動作するCPUの動作に追従させるこ とができないという問題点がある。

【0008】本発明の目的は上記のような従来技術の問 題点を解消し、高速動作するCPUを用いたコンピュー 40 タシステムなどにおいて、メモリ制御システムを複雑化 することなく高速化に対応できる、半導体メモリ装置を 提供することにある。

[0009]

【課題を解決するための手段】上記目的を達成するため に、本発明は第1に、加えられた各種のコマンドを検知 し、加えられたコマンドに応じた動作を行なう、複数の メモリセルを有する、半導体メモリ装置において、前記 複数のメモリセルは複数のパンクに分割されており、前 記コマンドのうちのあるものを検知するあるコマンド検 50 リセルをアクティブコマンドの入力に応じて活性化する

知手段は、前記複数のパンクに共通に1つだけ設けてい る半導体メモリ装置を提供するものである。

【0010】上記目的を達成するために、本発明は第2 に、複数のメモリセルを有し、加えられたアドレスに応 じたメモリセルに対してアクセスを行う半導体メモリ装 置において、前記複数のメモリセルは複数のパンクに分 割されており、前記各バンクに、前記アドレスをラッチ するアドレスラッチ手段が設けられており、前記各アド レスラッチ手段は、それに対応する前記パンクが、活性 化されたときにラッチ状態となり、プリチャージされた ときにラッチ解除状態になる、半導体メモリ装置を提供 するものである。

【0011】上記目的を達成するために、本発明は第3 に、複数のメモリセルを有し、前記メモリセルに対する アクセスに当っては、アクセス対象をするメモリセルを 活性化した後にプリチャージを行うようにした、半導体 メモリ装置において、前記複数のメモリセルは複数のバ ンクに分割されており、前記パンクの全てをプリチャー ジする全パンクプリチャージ指定を、前記パンクの1つ のでもプリチャージゲーティング状態にあるときには無 視する、論理手段が設けられている、半導体メモリ装置 を提供するものである。

【0012】上記目的を達成するために、本発明は第4 に、複数のメモリセルを有し、入力されたオートリフレ ッシュコマンドあるいはセルフリフレッシュコマンドを オートリフレッシュコマンド検知手段あるいはセルフリ フレッシュコマンド検知手段で検知して、それらのメモ リセルに対してオートリフレッシュあるいはセルフリフ レッシュを行なうようにした、半導体メモリ装置におい て、前記セルフリフレッシュの実行は、前記セルフリフ レッシュコマンドに基づいた信号を、前記セルフリフレ ッシュコマンド検知手段から前記オートリフレッシュコ マンド検知手段に周期的に加えることにより、オートリ フレッシュコマンドが前記オートリフレッシュコマンド 検知手段に周期的に入力されたように見せかけることに より、行うようにした半導体メモリ装置を提供するもの である。

【0013】上記目的を達成するために、本発明は第5 に、複数のメモリセルを有し、前記メモリセルのうちの リフレッシュカウンタで示されるものに対してリフレッ シュを行うようにした半導体メモリ装置において、前記 メモリセルは複数のバンクに分割されており、カウンタ テスト時には、前記リフレッシュカウンタが示すメモリ セルがいずれのパンクに在るかを検知して、検知された パンクにおけるカラム系を自動的に活性化する半導体メ モリ装置を提供するものである。

【0014】上記目的を達成するために、本発明は第6 に、複数のメモリセルを有し、入力されたアドレスに対 応するメモリセルをアクセスするに当り、それらのメモ

ようにした、半導体メモリ装置において、前記アドレス を格納するアドレスパッファを有し、前記メモリセルは 複数のハンクに分割されており、前記各パンクは、それ ぞれパンク用アドレスラッチ部を有し、前記各パンク用 アドレスラッチ部には前記アドレスバッファからのアド レスが格納されており、前記各パンク用アドレスラッチ 部に格納されたアドレスに対応する各バンクにおけるメ モリセルの活性化は、前記アクティブコマンドの入力に よって行われる半導体メモリ装置を提供するものであ る。

【0015】上記目的を達成するために、本発明は第7 に、複数のメモリセルを有し、それらのメモリセルに対 してアクセスするに当り、それらのメモリセルをアクテ ィブコマンドによって活性化するようにした、半導体メ モリ装置において、前記メモリセルは複数のパンクに分 割されており、前記アクティブコマンドはコマンドラッ チ手段を介して前記各パンクに伝えられ、このコマンド ラッチ手段は、あるパンクについて活性化実行中に同一 のバンクのアクティブを内容とする他のアクティブコマ ンドが入力されても、前記他のアクティブコマンドは無 20 視する、半導体メモリ装置を提供するものである。

【0016】上記目的を達成するために、本発明は第8 に、複数のメモリセルを有し、これらのメモリセルに対 してアクセスするに当り、それらのメモリセルをプリチ ャージコマンドによってプリチャージするようにした半 導体メモリ装置において、前記メモリセルから読み出し たデータを格納するリードレジスタを有し、このリード レジスタからデータの出力を制御する制御回路は、前記 プリチャージコマンドの入力後もそのコマンドの入力に より前記レジスタから読み出されたデータがインパリッ ドになる前のデータについての出力を許容する半導体メ モリ装置を提供するものである。

[0017]

【作用】上記手段において、本発明の半導体メモリ装置 は、第1に、複数のバンクに分割されたメモリセル手段 に対してコマンド検知手段が1系統だけとなっており、 クロック制御が簡単になりヒデゥンロー動作が可能にな っている。

【0018】上記手段において、本発明の半導体メモリ 装置は、第2に、複数のバンクに分割されたメモリセル 40 手段の各パンク毎にアドレスラッチ手段が設けられ、各 バンクが活性化されてラッチ状態になり、プリチャージ 状態になるとラッチ解除となる。

【0019】上記手段において、本発明の半導体メモリ 装置は、第3に、複数のパンクに分割されたメモリセル 手段の全パンクプリチャージ指定は、論理手段により、 1つのバンクでもバンクプリチャージゲーティング状態 にある時には全パンクのプリチャージ指定を禁止する。

【0020】上記手段において、本発明の半導体メモリ

ッシュ検知手段にカウンタ手段からの信号を与えること により実行する。

【0021】上記手段において、本発明の半導体メモリ 装置は、第5に、カウンタテスト時には、リフレッシュ カウンタが示すメモリセルが存するパンクのカラム系を 自動的に活性化する。

【0022】上記手段において、本発明の半導体メモリ 装置は、第6に、活性化コマンド検知手段によりメモリ セルの活性化コマンドを検知すると、バンク用アドレス 10 バッファからの指示に基づいてメモリセルの活性化を行 わせる。

【0023】上記手段において、本発明の半導体メモリ 装置は、第7に、同一のパンクに対する活性化コマンド が、2回以上続けて入力された場合でも、活性化の指示 を制限する。

【0024】上記手段において、本発明の半導体メモリ 装置は、第8に、メモリセル手段の各パンクがプリチャ ージ状態にある時にも、プリチャージ中のパンクからデ ータの読み出しを行うことを可能にしている。

[0025]

30

【実施例】以下、図面を参照しながら本発明の実施例を 説明する。

【0026】図1は本発明の一実施例に係る半導体メモ リ装置の概略構成図を示すものであり、特に、アドレス およびデータの流れを示す説明図である。

【0027】図1において示すように、パンク1セルア レイ43にはロウデコーダ44とカラムデコーダ45が 接続される。一方、パンクロセルアレイ46にはロウデ コーダ47とカラムデコーダ48が接続される。セルア **レイ43にはDQパッファ49が接続され、セルアレイ** 46にはDQバッファ50が接続される。

【0028】なお、アドレスAINはロウアドレスバッ ファ2、19とカラムアドレスパッファ51に与えられ る。ロウアドレスパッファ2、19からのアドレスA0 ~A10はパンクI用アドレスラッチ32、パンクII用 アドレスラッチ33に出力される。アドレスBSはバン ク I の活性化/プリチャージ用のパンク I 活性化/プリ チャージ指定部26、パンクIIの活性化/プリチャージ 用のバンクII活性化/プリチャージ指定部27に出力さ れる。また、ロウアドレスパッファ2、19のアドレス A0~BSはモードレジスタ15に出力される。

【0029】パンク [用アドレスラッチ32からのアド レスAO、A1はデコーダ回路WDRVに、アドレスA 2~A7はXA.B.c 回路に、アドレスA8~A10はR SL回路にそれぞれ与えられる。パンクII用アドレスラ ッチ33からのアドレスA0、A1はデコーダ回路WD RVに、アドレスA2~A7はXA, B, C 回路に、アドレ スA8~A10はRSL回路にそれぞれ与えられる。

【0030】カラムアドレスパッファ51からのアドレ 装置は、第4に、セルフリフレッシュは、オートリフレ 50 スA1~A3は2つのCSLセレクタ回路にそれぞれ与

えられる。 2つのCSLセレクタ回路の出力は、/СD R V回路と、SCSL回路にそれぞれ出力される。 また、カラムアドレスパッファ 5 1 からのアドレスA 3 ~ A 8 はアドレスカウンタ 5 2 に出力される。アドレスカウンタ 5 2 からのアドレス出力A 3 ~ A 8 は 2 つの Y A. S. C 回路にそれぞれ出力される。

【0031】一方、カラムアドレスパッファ51からのアドレスA0、A1、A9は、QACT回路53、54に与えられる。QACT回路53、54の出力はそれぞれDQパッファ49、50に接続される。

【0032】入力データDQは、ライトレジスタ55を通じて、入力される。その入力データDQは、X'fer (トランスファー) Gate回路56及びDQパッファ49、50を介してセルアレイ (パンクI, II) 43, 46に接続される。ちなみに、X'ferGate回路56, 57には、カラムアドレスパッファ51から、アドレスA0、A1が入力されている。

【0033】DQM信号は、DQMWレジスタ501を介して、DQMWiに接続される。DQMWidDQパッファ49、50に接続される。さらに、DQM信号は、DQMRレジスタ502を通じて、DQMRiに接続される。DQMRiはReadレジスタ503に接続される。DQMRiはReadレジスタ503に接続される。Readレジスタ503の出力であるPGT、NGTの信号は、出力パッファ504を通じて、出力データDQとして読み出される。リードレジスタ503には制御回路505が接続されている。この制御回路505は、プリチャージコマンド入力後も、有効なデータを出力可能なように、リードレジスタ503を制御する。即ち、制御回路505は、プリチャージコマンド入力に伴ってセルアレイ43、46からの読み出しデータが無効データとなる前の有効データを、プリチャージコマンド入力後に出力させる。

【0034】さて、ロウデコーダ44、47には、それぞれ、 $X_{A.B.c}$ 回路とロウデコーダWDRVが接続される。また、カラムデコーダ45、46には、それぞれ、/CDRV回路、 $Y_{A.B.c}$ 回路、SCSL回路が接続される。

【0035】図2は図1の構成におけるロウ系コントロール部のプロック図であり、特にシンクロナスDRAMのロウ系アーキテクチャーを示すものである。

【0036】図において示すように、ACTコマンド検知部1には、 /CS、/RAS、/CAS、/WE、CLK及びCMLATが与えられる。そのACTコマンド検知部1の出力は、ロウアドレスパッファ2中のアドレスラッチ3と、ゲート4とに出力される。ちなみに、ロウアドレスパッファ2中のアドレスパッファ5にはアドレス入力AINが入力される。この入力AINは、アドレスラッチ3を介して、ロウアドレスとしてロウアドレス線に出力される。

【0037】また、オートリフレッシュ検知部6には、

/CS、/RAS、/CAS、/WE、CLK、CKE 及びCMLATが与えられる。このオートリフレッシュ 検知部6の出力は、オートリフレッシュカウンタ7と、 ゲート8と、プリチャージ制御部9とに与えられる。オ ートリフレッシュカウンタ7は、カウンタコントロール 10とカウンタ11を有する。このカウンタ7の出力は ゲート8を介してロウアドレス線に導出される。なお、 プリチャージ制御部9の出力は、両パンクプリチャージ 強制信号として、オアゲート24、25に出力される。 10 オアゲート24は、バンク I をプリチャージするための プリチャージ信号を、パンクI活性化/プリチャージ指 定部26中のパンク」プリチャージ部29に与えるもの である。オアゲート25は、パンクIIをプリチャージす るためのプリチャージ信号を、パンクII活性化/ブリチ ャージ指定部27中のパンクIIプリチャージ部31に与 えるものである。

【0038】なお、パンク I 活性化/ブリチャージ指定 部26は、パンク I 活性化部28とパンク I プリチャー ジ部29を有する。オアゲート24の出力は、パンク I プリチャージ部29に与えられる。一方、パンク II 活性 化/ブリチャージ指定部27は、パンク II 活性化常30とパンク II ブリチャージ部31を有する。オアゲート25の出力は、パンク II ブリチャージ部31に与えられる

【0039】また、セルフリフレッシュ検知部12に は、/CS、/RAS、/CAS、/WE、CLK、C KE及びCMLATが与えられる。このセルフリフレッ シュ検知部12の出力は、セルフリフレッシュカウンタ 13、パワーダウン部14、モードレジスタ15に与え られる。セルフリフレッシュカウンタ13はセルフカウ ンタコントロール16とカウンタ17を有する。そのカ ウンタ13の出力は、セルフ活性化周期信号として、オ ートリフレッシュ検知部6に出力される。また、パワー ダウン部14には、CLKとCPOR、CKEが与えら れ、そのパワーダウン部14の出力は初段に出力され る。一方、セルフリフレッシュ検知部12からモードレ ジスタ15に与えられる信号は、アドレスA7を無視す るドントケア指定信号として用いられる。モードレジス タ15から、プリチャージ制御部9には、アドレスA7 40 に対応する信号が与えられる。また、/CS、/RA S、/CAS、/WE、CLK及びCMLATが与えら れるプリコマンド検知部18の出力は、ロウアドレスバ ッファ19にラッチプリコマンドとして与えられると共 に、バンク指定検知部20にプリ指定パルスとして与え られる。ロウアドレスパッファ19は、アドレスAIN が与えられるアドレスバッファ21と、バッファ21か らの出力をラッチしてAIO、BSとして出力するアド レスラッチ22を有する。ロウアドレスパッファ19の 出力A10、BSは、パンク指定検知部20に与えられ 50 る。パンク指定検知部20からはパンク【プリチャージ

(6)

信号とバンクロブリチャージ信号が出力される。なお、 バンクIプリチャージ信号はオアゲート24に、バンク IIプリチャージ信号はオアゲート25にそれぞれ与えら れる.

【0040】一方、オートプリチャージパンク検知部2 3には、/NONCLA、/WMR、A10C、BS C、CLKが入力される。このオートプリチャージパン ク検知部23は、パンクIプリチャージ信号とパンクII プリチャージ信号を出力する。なお、バンクエブリチャ 号はオアゲート25にそれぞれ出力される。

【0041】ロウアドレスバッファ2とカウンタ7とに 接続されるロウアドレス線は、パンクI用アドレスラッ チ32とパンク11用アドレスラッチ33とに接続され る。そして、パンクI用アドレスラッチ32にラッチさ れたアドレスは、パンクI回路34に出力される。パン クII用アドレスラッチ33にラッチされたアドレスは、 バンクII回路35に出力される。

【0042】パンクI用アドレスラッチ32には、パン クIアドレスラッチコントロール部36から、活性化ラ ッチ/ブリチャージ解除信号が出力される。バンクII用 アドレスラッチ33には、パンクIIアドレスラッチコン トロール部37から、活性化ラッチ/プリチャージ解除 信号が出力される。

【0043】パンクI用アドレスラッチ32からは、パ ンク1活性化/プリチャージ指定部26中のバンク1活 性化部28に、/BSが出力される。パンクII用アドレ スラッチ33からは、バンクII活性化/プリチャージ指 定部27中のパンクII活性化部に、/BSが出力され

【0044】パンクI活性化/プリチャージ指定部26 中のパンク I 活性化部28からは、ラッチ信号がパンク Iアドレスラッチコントロール部36と/RTMI部3 8とに与えられる。一方、パンクII活性化/プリチャー ジ指定部27中のパンク11活性化部30からは、ラッチ 信号が、バンクIアドレスラッチコントロール部37と /RTMII部39とに与えられる。

【0045】パンクI活性化/プリチャージ指定部26 中のバンクIプリチャージ部29からは、解除信号がバ ンク I アドレスラッチコントロール部36とアンドゲー 40 ト40とに与えられる。一方、バンクII活性化/プリチ ャージ指定部27中のバンクIIプリチャージ部31から は、解除信号が、バンクIアドレスラッチコントロール 部37とアンドゲート40に与えられる。

【0046】パンク I 活性化/プリチャージ指定部26 から、バンク【回路34には、活性化/プリチャージ信 号が出力される。バンクII活性化/プリチャージ指定部 27から、パンク11回路35には、活性化/プリチャー ジ信号が出力される。

【0047】/RTMI部38の出力は、アンドゲート 50 を発生するものである。電荷供給回路FDRVは、信号

10

41に出力されると共に、パンク 1 活性化/プリチャー ジ指定部26中のパンクIプリチャージ部29にプリチ ャージゲーティング信号として出力される。一方、/R TMII部39の出力は、アンドゲート41に出力される と共に、パンクII活性化/プリチャージ指定部27中の パンク11プリチャージ部31にプリチャージゲーティン グ信号として出力される。

【0048】なお、アンドゲート40からは、両パンク プリチャージ信号がセルフリフレッシュ検知部12と、 ージ信号はオアゲート24に、バンクIIプリチャージ信 10 オートリフレッシュ検知部6と、プリチャージ制御部9 と、カウンタ7中のカウンタコントロール10とに与え られる。プリチャージ制御部9はこの信号を両バンク強 制解除信号として用いる。一方、アンドゲート41から は、/RTM信号が両パンク可ゲーティング信号とし て、パンク指定検知部20に与えられる。

> 【0049】図2からも明らかなように、活性化コマン ド検知部1、オートリフレッシュ検知部6、セルフリフ レッシュ検知部12、プリチャージコマンド検知部1 8、オートプリチャージパンク検知部23などのコマン ド入力部や、ロウアドレスパッファ2、19、オートリ フレッシュカウンタ7、セルフリフレッシュカウンタ1 3は全体で1つだけ存在する。これに対し、各バンク用 のバンク活性化/プリチャージ指定部26、27はバン クの数だけ存在している。

【0050】そして、コア部は、バンク活性化/プリチ ャージ用指定部26、27を指定する信号によりコント ロールされる。このコア部は図3のブロック図に示すよ うな構成となる。

【0051】図3において示すように、パンクラッチア 30 ドレス回路42には、アドレスAddとバンク(活性化 /プリチャージ) 指定信号とが与えられる。 アドレスA 0、A1はデコード部WDRVmに出力される。アドレ スA2~A7はXa回路に、アドレスA8~A10はR SL回路に、BSはKI/II回路に出力される。Xa回 路の出力であるX_{A,B,C} はR/D回路とロウスペアデコ ーダRSDとに出力される。一方、RSL回路の出力 は、WPSSWD回路と、EQL回路と、カラムスペア 検知回路CSDに出力される。カラムスペア検知回路C SDの出力であるF2~F8、FFはカラムスペア回路 CSに与えられる。なお、ロウスペアデコーダRSDの 出力は、R/D回路とWPSSWD回路とに出力され る。なお、信号発生回路XVLDは、バンク(活性化/ プリチャージ) 指定信号に基づき、ワード線を活性化す るための信号を発生する。電荷供給回路WKMはワード 線用に電荷を供給する回路である。デコード部WDRV mはアドレスAO、A1に基づいて、ワード線をデコー ドする。センス増幅器/SANとドライバSAPはワー ド線を読み出すためのものである。信号回路FTDは、 センス増幅器/SANにセルアレイをつなぐための信号

回路FTDに電荷を供給する。そして、EQ回路は信号 回路FTDと、センス増幅器/SANに、ドライバSA Pとに接続される。

【0052】以上の回路は、全てパンク(活性化/プリ チャージ) 指定信号から動き始める。

【0053】図4は以上のように構成される半導体メモ り装置の動作を説明するタイミングチャートであり、特 にヒデゥンロー動作を説明するものである。ちなみに、 図は、16MシンクロナスDRAMにおけるアクティブ ページランダムリードの4ラップモードを示すもので、 10 (A) はクロックCLK、(B) は/CS、(C) は/ RAS. (D) b/CAS. (E) b/WE. (F) b ADD, (G) はアドレスAO、(H) はDQM, (I) はCKE、(J) はDQをそれぞれ示すものであ

【0054】図4からも明らかなように、このような動 作が行えるようになると、汎用DRAMでは行えなかっ た動作ができる。つまり、プリチャージ中にデータを出 力したり、異なるパンクを活性化してプリチャージを任 意の組み合わせで行うこと等ができる。例えば、異なる 20 が非動作サイクルとなっており、クロック22の立ち上 バンクを交互に指定すれば、実質的なサイクルタイムを 縮めることができる。

【0055】また、汎用品のCASピフォアRASリフ レッシュに対応してオートリフレッシュがある。このオ ートフレッシュを行うに際しても、汎用品においてオー トフレッシュを行なうときに必要な動作、即ち、リフレ ッシュ後のプリチャージ指定という動作は必要ない。つ まり、リフレッシュ後にプリチャージ指定をわざわざ行 12

わなくても、リフレッシュ後に自動的にプリチャージを 入れればよく、コントロールが簡単に行なえる。

【0056】一方、カウンタテスト時には、モードセッ トにおいて、プリチャージが自動的に入らないようにし ておけばよい。

【0057】また、自動的にリフレッシュを行うセルフ リフレッシュモードについては図5に示すとおりであ る。ちなみに、図5は、16MシンクロナスDRAMに おけるセルフリフレッシュサイクルを示すもので、 (A) はクロックCLK、(B) は/CS、(C) は/ RAS、(D) は/CAS、(E) は/WE、(F) は BS、(G) はDQM、(H) はCKE、(I) はDQ をそれぞれ示すものである。図5にも示すように、クロ ック1と2の立ち上がりの間が両バンクプリチャージ期 間となっており、クロック6の立ち上がりがセルフリフ レッシュエントリーとなっている。そして、クロック? の立ち上がりからクロック12の立ち上がりまでの間が セルフリフレッシュサイクルである。 続く、クロック1 2の立ち上がりからクロック22の立ち上がりまでの問


【0058】さて、以上のような動作を行わせるため の、アーキテクチャーについて説明する。

がりがアービタリィサイクルとなっている。

【0059】まず、ロウ系活性化について表1に基づい て説明する。

[0060]

【表1】



まず、半導体メモリ装置のセルアレイを活性化しなくて はならないのは、次にの3つの場合がある。第1は、ロ ウ系活性化コマンドが入った場合であり、第2はオート リフレッシュに入った場合であり、第3はセルフリフレ ッシュに入った場合である。

【0061】先ず、ロウ活性化コマンドが入った場合 は、ロウアドレスを取り込み、活性化されたパンク側で 取り込みアドレスをラッチする必要がある。これは、各 50 壊されることになるので、これを防ぐためである。

バンクで異なるアドレスを活性化する場合があり、この 場合には各パンクごとにアドレスをラッチする必要があ るためである。

-・カウンターBSで選択された側を活性化。

【0062】また、一旦活性化されたバンクは、一定期 間内はプリチャージコマンドを受けつけないようにする 必要がある。これは、活性化されたパンクで、一定期間 以内にプリチャージに入ってしまうと、セルデータが破

【0063】セルフリフレッシュに関しては、オートリ フレッシュ用の回路を定期的に活性化するようにしてい

【0064】オートリフレッシュは、内部カウンタを用 いて、そのカウンタアドレスに対応するセルをリフレッ シュするものである。オートリフレッシュ用カウンタ は、オートリフレッシュ後のプリチャージに入った時 に、カウントアップされる。

【0065】オートリフレッシュについては、図6に示 すとおりである。ちなみに、図3は、16Mシンクロナ 10 基づいて説明する。 スDRAMにおけるオートリフレッシュサイクルを示す もので、(A) はクロックCLK、(B) は/CS、

16

(C) は/RAS、(D) は/CAS、(E) は/W E、(F) はアドレスAO、(G) はDQM、(H) は CKE、(1) はDQをそれぞれ示すものである。図に も示すように、クロック0の立ち上がりが、両パンクプ リチャージとなっており、クロック4の立ち上がりがオ ートリフレッシュの開始となっている。そして、クロッ ク14の立ち上がりのアービタリーサイクルまでオート リフレッシュが行われる。

【0066】次に、ロウ系プリチャージについて表2に


[0067]

【表2】

17

表2 (Row系アーキテクチャ)

Row 系プリチャージ



ロウ系プリチャージについても3つの場合がある。1つは、プリチャージコマンドが入った場合、第2は、オートプリチャージに入った場合、第3は、オートリフレッシュに入った場合である。

【0068】まず、プリチャージコマンドが入った場合について説明する。プリチャージコマンドが入るのは、 先にも述べたように、ロウ系活性化後の一定期間後とな る。プリチャージに入り、アドレスをラッチしている必要がなくなれば、アドレスのラッチを解除して、次のアドレス入力に備える必要がある。このプリチャージゲーティングは、各バンクが別々に活性化された時に、他方のバンクの影響を受けないように、それぞれのバンクに存する必要がある。

-・各BankのRTMィ後にプリチャージに入

Bankをプリチャージ。

る。

先にも述べたように、ロウ系活性化後の一定期間後とな 50 【0069】一方、オートリフレッシュ時に、オートプ

リチャージが指定されている場合は、リフレッシュ終了 後に自動的にプリチャージがなされる。これは、モード セット時に指定を行ことによってなされる。オートリフ レッシュの系列は、セルフリフレッシュ時にも使われる が、この場合は、たとえカウンタテスト指定がされてい ても、リフレッシュ後は自動的にプリチャージを入れる 必要がある。

【0070】なお、カラムコマンドサイクルでオートプ リチャージ指定を行った場合は、モジュール長アクセス*

20 *後のCLKの立ち上がりでプリチャージを行う必要があ る。


【0071】一方、半導体メモリ装置のデバイスで消費 されるパワーを削減するために、パワーダウンモードが 用意されている。


【0072】ここで、パワーダウンモードについて、表 3にしたがって説明する。

[0073]

【表3】

表3(Row系アーキテクチャ)





パワーダウンモードについては2つの場合がある。1つ はパワーダウンモードを指定した場合であり、他はセル フリフレッシュに入った場合である。

【0074】このパワーダウンモードについては図7に 40 示すとおりである。ちなみに、図7は、16Mシンクロ ナスDRAMにおけるパワーダウンモードを示すもの で、(A) はクロックCLK、(B) は/CS、(C) は/RAS、(D) は/CAS、(E) は/WE、 (F) はADD、(G) はアドレスAO、(H) はDQ M、(I) はCKE、(J) はDQをそれぞれ示すもの である。図にも示すように、クロック9の立ち上がりか らクロック17の立ち下がりの間の期間がパワーダウン となっている。ちなみに、パワーダウンモードへのエン トリーは、tSBと(tSTUP+TPRD)うちの遅 50 /CS、/RAS、/CAS、/WE、アドレスAO~

い方のタイミングとなる。

【0075】また、モードセットサイクルについて、表 3にしたがって説明する。

【0076】モードセットサイクル時はアドレスA0~ BSまでのアドレスを取り込み、モードをデコードす る。これが、行えるのは、モジュール長分のアクセスを 終了した後となる。

【0077】このモードセットサイクルについては図8 に示すとおりである。ちなみに、図8は、モードレジス タセットサイクルを示すもので、(A)はクロックCL K, (B) t/CS, (C) t/RAS, (D) t/C AS、(E) は/WE、(F) はアドレスA0~A1 0、BSをそれぞれ示すものである。図に示すように、

-669-

21

A10、BSが切り替わってから、時間tSTUP経過 後にモードセットサイクルとなる。これから、時間 t R


SC経過後にアービタリーサイクルとなる。

*たがって説明する。 [0079]

【表4】

【0078】次に、コア部回路構成について、表4にし*

表4(アーキテクチャ)



コア部回路を動作させるものは、ロウデコーダを動作さ せる系列と、ワード線を動作させる系列と、センス増幅 器を選択する系列が存在する。これらの系列は、表中に WL系列、R/D系列、RSL系列、K系列として示し 30 【0082】 てある。

【0080】次に、図2、図3に示された構成の各部に


ついて詳細に説明する。

【0081】先ず、バンク活性化/プリチャージ検知に 関して、表5に従って説明する。

【表5】

23

表5 (Bank動作)



- ・コマンド入力でACT/PREを決める。 1
- 一旦ACT/PRE状態に入ってしまうと、その外の外部信号の状 態を見て内部状態を遷移前の状態にもどす事はできない。

パンク活性化/プリチャージ指定部26、27はパンク 活性用パルスBACTが入力された時に活性化され、こ 30 のBACTはオートプリチャージまたはパンク活性化コ マンドが入力された場合に活性化する。また、パンクは ロウプリチャージゲーティング/RTMがハイレベルの 状態でのパンクプリチャージコマンド入力時、またはオ ートリフレッシュ時/RTMの立ち上がり時、またはオ ートプリチャージ指定時のオートプリチャージ信号活性 化時のいずれかの場合にプリチャージになる。

【0083】以上の動作は、図9、図10、図11の回 路図に示すような回路を通じて制御される。

路であり、ARIBS (/ARIBS) 信号、BACT 信号、/RIMI (/RIMII)、/PRECI (/P RECII), /AUPEL, /RTMI (/RTMI I)、/AUTPI (/AUTPII) に基づいてBNK I (BNKII) 並びにBNKFI (BNKFII) を出力 するものである。図において、61~64はインパー タ、65~67はノアゲート、69~71はナンドゲー ト、72、73はインパータ、92~94は時定数回路 であり、それぞれの論理の組み合わせにより、入力に対 応した出力信号を得ている。

【0085】また、図10はパンクプリチャージゲーテ ィング回路であり、BNKI(BNKII)に基づいて、 /RTMI (/RTMII) を出力するものである。図に おいて示すように、BNKI (BNKII) は、ドレイン 同士を抵抗74で結んだPチャンネルMOSトランジス タ15とNチャンネルMOSトランジスタ16のそれぞ れのゲートと、ナンドゲート77とに入力される。トラ ンジスタ75のドレインは、コンデンサ78を介して接 地されるラインを通じて、インバータ79、80の直列 回路に入力される。インバータ80の出力はナンドゲー 【0084】ここで、図9はパンク活性/不活性指定回 40 ト77に与えられる。そして、ナンドゲート77の出力 として、/RTMI (/RTMII) を得ている。


> 【0086】図11はバンク活性化回路であり、ACT C信号とAUTC信号をノアゲート81に入力し、ノア ゲート81の出力をインパータ82を介して取り出すこ とにより、BACT信号を得ている。

> 【0087】次に、ACTコマンド検知について、表6 に基づいて説明する。

[0088] 【表6】

25

表6 (Bank動作)



Biat用アドレスラッチコントロール アドレスラッチ ・各Bankごとにラッチ部が存在する。(BALI/II) ・Bankが活性化されるとアドレスがラッチされる。 アドレスラッチ解除 ・Bankがプリチャージ状態になりアドレスラッチ解除。

Row Add バッファ (ARL)

- ・Row活性化・Col活性化が連続して起こる場合がある。
 - ・Ro▼アドレスバッファ、CoLアドレスバッファは別にする必要がある。 ・内部アドレス線もRo▼、CoL用で分けなくてはならない。
- ・Row ACT コマンド検知よりのパルス信号を受けてアドレスをラッチ/解除する。
- ・Addバッファは、通常Add出力状態になっている。

バンクアクティブコマンド検知後、バンク活性用バルスを出力し、ロウアドレスバッファ出力をラッチする。これらの動作は図12、図13、図14の回路および図11の回路を通じて実行される。

【0089】さて、図12はパンク活性化コマンド検知回路である。図にも示すように、CMLAT信号、/CSIN信号、/RASIN信号、/CASIN信号、/WEIN信号に基づいて、ROWACT信号が出力される。つまり、CMLAT信号と/CSIN信号をノアゲート83を通じて、また/RASIN信号をインパータ84を通じて、/CASIN信号と/WEIN信号を直接に、ナンドゲート85に入力し、ナンドゲート85の出力をインパータ86を通じて取り出すことにより、ROWACT信号を得ている。

【0090】図13はバンク活性化コマンドバルス発生 回路である。図に示すように、ROWACT信号とCL KIN信号に基づいてACTC信号が発生される。この 40 回路は、ナンドゲート86~88、インバータ89、9 0、時定数回路95、96により構成される。

【0091】図14はロウアドレスラッチ回路であり、ACTC信号、REFR信号、MSP信号をノアゲート97に入力し、ノアゲート97の出力をインバータ98、99の直列回路を通じて取り出すことにより、/RAL信号を得ている。

【0092】また、各バンク用アドレスは、バンク括性 化でラッチされ、バンクプリチャージでラッチ解除され る。これは、図15に示すバンク用アドレスラッチ回路 50 を通じて行われる。

【0093】図15においてBNKI (BNKII) 信号 は、直接ノアゲート100に入力されると共に時定数回 路101を通じてノアゲート100に入力される。ノア ゲート100の出力はインバータ102、103を通じ T/BALI (BALII) として出力される。ちなみ に、時定数回路101は信号出力をBL (ピット線) イ コライズまで待たせるためである。

【0094】図16に示されるように、ロウアドレスバ ッファの出力は、コア部アドレス指定用出力ARi、プ リチャージ指定用出力A10PR、BSPRとして導出 10 経て、インパータ117に入力され、A10PR、BS される。ちなみに、図16はロウアドレスパッファ回路 である。/SELPD、/STBPDを、ナンドゲート 103を通じて、PチャンネルMOSトランジスタ10 4のゲートに入力する。アドレスAiを、Pチャンネル MOSトランジスタ105のゲートと、NチャンネルM OSトランジスタ106、107のゲートとに入力して いる。トランジスタ105、107のドレインは、イン パータ108を通じて取り出される。インパータ108 の出力は、トランジスタ107に並列接続されるNチャ ンネルMOSトランジスタ109のゲートに入力され 20

28

る。インパータ108の出力はクロックドインパータ1 10、111に入力される。一方、リフレッシュカウン タからのRAjはクロックドインパータ112に入力さ れる。ちなみに、クロックドインパータ110は/PB L信号によりクロックド動作し、クロックドインパータ 111は/RAL信号によりクロックド動作し、クロッ クドインパータ112はRFADD信号によりクロック ド動作する。クロックドインバータ110の出力は、イ ンバータ113、114を通じる経路と直接の経路とを PR出力を得る。また、クロックドインパータ111、 112の出力は、インパータ115、116を通じる経 路と直接の経路とを経て、インパータ118に入力さ れ、ARi出力を得る。ちなみに、クロックド110を 含む系は、A10とBSを含む系にのみ存在する。

【0095】次に、オートリフレッシュ検知について、 表7に基づいて説明する。

[0096]

【表7】


表7 (Bank動作)

Auto Refresh検討

・Auto Refresh後に両Bankプリチャージ状態になった時。 — Auto Refresh検知信号リセット。



Bankプリ
・RTM/からプリチャージが行なわれるようにする。(AUPEL)
チャージ
・mode setサイクルでのATを用いて、RTM/後にプリチャージが入るか
どうかをコントロールする。(MODET)



カウンター・Refresh 用カウンター出力BSで選ばれた側のカラム系を活性化する。 テスト対応・カラムアクセスサイクルでもBS入力値は無視するようにする。

> 「カウンター出力するまでどちら側が活性化されている か不満なため、そちら側をCol Add で選択する事は不 可能なため。

オートリフレッシュ検知信号は、オートリフレッシュコ 40 マンド入力時およびセルフリフレッシュ周期指定用力ウンタ活性時に、活性化される。オートリフレッシュ検知信号が活性化されると、バンク活性化がなされる。オートリフレッシュ時はリフレッシュカウンタ出力を用いるため、アドレスパッファ出力は止められる。また、オートプリチャージ指定されている時は、/RTM信号の立ち上がりによりプリチャージが始まる。また、カウンタテスト時は、内部で活性化されたパンクがどちら側であるのかが不明であるために、カウンタによって活性化された側を自動的にカラムアクティブ状態にする。 50

7 【0097】以上の動作は、図17~図25の回路によって実現される。

【0098】図17はオートリフレッシュコマンド検知 回路である。CMLAT信号、/CSIN信号、/RA SIN信号をノアゲート119を通じて、/CASIN 信号をインパータ120を通じて、/WEIN信号、C KEIN信号を直接、それそれナンドゲート121に入 力することにより、出力として/ARC信号を得ている。

【0099】図18は両パンクプリチャージ検知回路で 50 あり、/BALI信号と/BALII信号をナンドゲート 122に入力することにより、出力として/BAL信号を得ている。

【0100】図19はオートリフレッシュ指定回路であ り、/ARC信号と/BAL信号をノアゲート123 に、CLKIN信号を時定数回路124とナンドゲート 126に、/BAL信号をインパータ127、/SLF TP信号をナンドゲート131にそれぞれ入力してい る。ノアゲート123の出力はナンドゲート126に接 続され、時定数回路124の出力はインパータ125を 通じてナンドゲート126に接続され、ナンドゲート1 10 26の出力はナンドゲート131に接続される。一方、 インバータ127の出力はナンドゲート130と時定数 回路128に与えられるが、時定数回路128の出力は インパータ129を通じてナンドゲート130に与えら れる。ナンドゲート130の出力はナンドゲート132 に与えられる。ナンドゲート131の出力はナンドゲー ト132の入力に、ナンドゲート132の出力はナンド ゲート131の入力にそれぞれ接続される。ナンドゲー ト131の出力はAUTRF信号として導出される。一 方、ナンドゲート131の出力はインパータ133を通 20 じて、/AUTRF信号として出力される。

【0101】図20はリフレッシュ状態検知回路である。/AUTRF信号と/SLFRF信号をナンドゲート134に入力することにより、REFR信号を得ている。

【0102】図21はオートリフレッシュプリチャージ 指定回路である。AUTRF信号を直接、MODE7信 号をインバータ135を通じて、それぞれナンドゲート 136に入力することにより、/AUPEL信号を得て いる。

【0103】図22はリフレッシュアドレスゲート回路である。/AUTRF信号を時定数回路137とインバータ138を通じてノアゲート139に入力すると共に、/AUTRF信号を直接ノアゲート139に入力する。ノアゲート139の出力をインバータ140を通じて取り出すことにより、/RFADD信号を得ている。また、インパータ140の出力をインバータ141を通じて反転することにより、RFADD信号を得ている。

【0104】図23はリフレッシュアクティブバンク回路である。/RFADD信号を時定数回路142とイン 40パータ143を通じてナンドゲート144に入力すると共に、/RFADD信号を直接ナンドゲート144に入力する。ナンドゲート144の出力をインパータ145を通じて取り出すことにより、AUTC信号を得ている。

[0105] 図24はカウンタテスト対応カラム系選択 回路である。図において示すように、/BSCL信号と

32

BNKI信号は、ナンドゲート146を通じて、ナンドゲート149に入力される。/AUTRF信号は、インパータ147を通じて、ナンドゲート148に入力される。MODE7信号とBNKI信号は、ナンドゲート148に入力される。サンドゲート149に入力される。ナンドゲート149に入力される。ナンドゲート149の出力としてCLSI信号を得る。一方、BSCL信号とBNKII信号は、ナンドゲート150を通じて、ナンドゲート153に入力される。/AUTRF信号は、インパータ151を通じて、ナンドゲート152に入力される。MODE7信号とBNKII信号は、ナンドゲート152に入力される。ナンドゲート152の出力はナンドゲート153に入力される。ナンドゲート153の出力としてCLSII信号を得る。

【0106】図25はリフレッシュカウンタ回路である。図において示すように、/AUTRFは、インバータ154、155を介して入力され、時定数回路156とナンドゲート157に与えられる。時定数回路156の出力は、インパータ160を通じて、ナンドゲート157に与えられる。ナンドゲート157の出力は、インパータ158を通じて、CT信号として取り出される。CT信号は、インバータ159を通じて、/CT信号とされる。ちなみに、時定数回路156はRBS信号が反転する長さに設定される。

【0107】Rj信号はインパータ162の出力として 取り出される。インパータ162の出力は、クロックドインパータ166に接続されると共に、クロックドイン パータ161を通じてインバータ162の入力側に戻さ れる。クロックドインパータ166の出力は、インバー 30 夕163とクロックドインパータ165に接続される。 インパータ163の出力は、クロックドインバータ16 4を通じて、インバータ163の入力側に戻される。クロックドインパータ163の出力はインパータ162に 与えられる。ちなみに、クロックドインパータ161、 166は/(Rj-1)によりゲート動作し、クロックドインパータ164、165は(Rj-1)によりゲート動作する。なお、RBS-1はCTに対応するものであり、/(RBS-1)は/CTに対応するものであ


#0 【0108】CTは図25に示すように、BS段、0段目、1段目~10段目と接続されるカウンタのBS段に与えられる。

【0109】次に、表8にしたがって、セルフリフレッシュ検知、プリチャージコマンド検知、オートプリチャージバンク検知について説明する。


[0110]

【表8】


表8 (Bank動作)



プリチャージコマンド検知



Auto PRE Bank 検知



セルフリフレッシュは、リフレッシュ周期をカウンタを 用いて作り出し、その周期毎にオートリフレッシュを行 うことにより実現する。これらを実現するために、図2 6~図29の回路が用いられる。

【0111】図26はセルフリフレッシュコマンド検知 て、ナンドゲート170に入力される。そして、回路である。図において示すように、CMLAT信号、 50 ゲート170の出力として、/SRC信号を得る。

/CSIN信号、/RASINは、ノアゲート167を 通じて、ナンドゲート170に入力される。一方、/C ASIN信号はインバータ168を通じて、/WEIN 信号は直接、CKEIN信号はインバータ169を通じ て、ナンドゲート170に入力される。そして、ナンド

【0112】図27はセルフリフレッシュ指定回路であ る。図において示すように、/SRC信号と/BAL信 号は、ノアゲート171に入力される。CLKINは、 時定数回路172とナンドゲート174に入力される。 CKE信号は、時定数回路176とノアゲート178に 入力される。時定数回路172の出力は、インバータ1 73を通じて、ナンドゲート174に入力される。時定 数回路176の出力は、インパータ177を通じて、ナ ンドゲート178に入力される。ノアゲート171の出 174の出力はナンドゲート175に、ナンドゲート1 78の出力はナンドゲート179の出力に、それぞれ、 与えられる。また、ナンドゲート175の出力はナンド ゲート179の入力に、ナンドゲート179の出力はナ ンドゲート175の入力に、それぞれ、接続される。そ して、ナンドゲート175の出力としてSLFRF信号 を得ることができる。また、この信号を、インバータ1 80で反転して、/SLFRF信号を得ることができ る。

【0113】図28はセルフリフレッシュタイミングパ 20 ルス回路である。図において示すように、SLFRF信 号は、時定数回路181とナンドゲート183に与えら れる。時定数回路181の出力は、インパータ182を 通じて、ナンドゲート183に入力される。ナンドゲー ト183の出力はナンドゲート184に与えられる。ナ ンドゲート184には他に/SRFP信号が入力されて いる。ナンドゲート184の出力は、インバータ185 を介して、/SLFTP信号として出力される。

【0114】図29はセルフ強制プリチャージ指定回路 である。図において示すように、CTEST信号と/S 30 LFRF信号は、ナンドゲート186に入力され、イン パータ187を通じてMODE7信号として取り出され

【0115】プリチャージコマンド入力により指定され たバンクをプリチャージするが、この時、バンク指定を 行うA10、BSをラッチする部分は活性化側とは別の 部分にする必要がある。これは、次のCLKで活性化コ マンドが入る場合に対応するためである。この動作に対 しては図30~33の回路で対応する。

【0116】図30はプリチャージコマンド検知回路で 40 ある。図において示すように、/WEIN信号とCML AT信号は、ノアゲート188に入力される。/CSI N信号、/RASIN信号、/CASIN信号は、ノア ゲート188の出力と共に、ナンドゲート189に入力 される。ナンドゲート189の出力は、インパータ19 0を通じて、ROWPRE信号として取り出される。

【0117】図31はプリチャージバンク検知回路であ る。図において示すように、A10PR信号と/RTM 信号はナンドゲート191に、A10PR信号とBSP R信号はオアゲート192にそれぞれ入力される。ナン 50 について説明する。 .26

ドゲート191の出力とオアゲート192の出力はナン ドゲート193に与えられる。ナンドゲート193の出 カとしてBPENLI信号を得る。また、A10PR信 号と/RTM信号はナンドゲート194に、A10PR 信号と/BSPR信号はオアゲート195にそれぞれ入 力される。ナンドゲート194の出力とオアゲート19 5の出力はナンドゲート196に与えられる。ナンドゲ ート196の出力としてBPENLII信号を得る。

【0118】図32はパンクプリチャージコマンドパル カは、ナンドゲート174に与えられる。ナンドゲート 10 ス回路である。図において示すように、ROWPRE信 号はナンドゲート199に与えられ、CLKIN信号は ナンドゲート199と時定数回路197に入力される。 時定数回路197の出力は、インパータ198を通じ て、ナンドゲート199に入力される。ナンドゲート1 99の出力はナンドゲート200に入力される。ナンド ゲート200の出力はナンドゲート203に入力され る。ナンドゲート203の出力はナンドゲート200に 入力される。一方、ナンドゲート200の出力は、時定 数回路201とインパータ202の直列回路を経て、ナ ンドゲート203に入力される。そして、ナンドゲート 200の出力としてPREC信号を得る。また、この信 号をインパータ204で反転して/PREC信号を得 る。

> 【0119】図33はパンクプリチャージ回路である。 図において示すように、PREC信号とBPENLI信 号は、ナンドゲート205を通じて、/PRECI信号 として出力される。一方、PREC信号とBPENLII 信号は、ナンドゲート206を通じて、/PRECII信 号として出力される。

【0120】また、カラムアクセスモード時のオートプ リチャージについては、図34、図35の回路で対応す る。

【0121】図34はオートプリチャージ検知回路であ る。図において示すように、/NONCLA信号と/W MR信号はノアゲート207に与えられ、A10PR信 号とCLKIN信号はナンドゲート209に与えられ る。ノアゲート207の出力はノアゲート212に入力 され、ナンドゲート209の出力はノアゲート212と 時定数回路210に入力される。時定数回路210の出 力は、インパータ211を介して、ノアゲート212に 与えられる。その結果、ノアゲート212の出力として AUTPを得ることができる。

【0122】図35はオートプリチャージバンク指定回 路である。図において示すように、AUTP信号と/B SCL信号をナンドゲート213に与えることにより/ AUTPIを得ている。AUTP信号とBSCL信号を ナンドゲート214に与えることにより/AUTPII信 号を得ている。


【0123】次に、表9に基づいてパワーダウンモード

37

*【表9】

[0124]

表9(パワーダウン)



パワーダウンモード指定は、全パンクがプリチャージ状 態にあり、かつCKEがロウレベルである場合に行われ る。このモードに入ると、外部信号入力段シュミットト リガを止める。ただし、CKE・CLKは止めない。ま た、セルフリフレッシュに入り、CKE信号以外の全て の入力段が止まる。このような動作は図36の構成を通 じて行われる。

り、(B) はパワーダウン信号の行き先の説明図であ る。さて、同図(A)において示すように、/SLFR F信号は、インパータ215、216の直列回路を経 て、/SELPD信号として出力される。一方、BNK I信号、BNKII信号、CKEIN信号は、ノアゲート 217に入力される。また、CLKIN信号は時定数回 路218とノアゲート222に入力される。そして、C KEIN信号は時定数回路219とナンドゲート223 に入力される。 ノアゲート217の出力はナンドゲート 222に入力され、時定数回路218の出力はインバー 50

タ220を通じてナンドゲート222に入力される。一 方、時定数回路219の出力はインパータ221を通じ てナンドゲート223に入力される。ナンドゲート22 2の出力はナンドゲート224に、ナンドゲート223 の出力はナンドゲート225にそれぞれ出力される。ナ ンドゲート224の出力はナンドゲート225の入力 に、ナンドゲート225の出力はナンドゲート224の 【0125】図36(A)はパワーダウン対応回路であ 40 入力にそれぞれ接続される。ナンドゲート224の出力 はインパータ226、227、228の直列回路を経て /STBPDとして出力される。

> 【0126】なお、パワーダウン信号である/SELP D信号と/STBPD信号の行き先は図36 (B) に示 すとおりである。

> 【0127】次に、モードレジスタセットサイクルにつ いて表10、表11に基づいて説明する。

[0128]

【表10】

39

表10 (モードレジスタセット)

モードセット ・ CS=L、RAS=L、CAS=L、WE=L、CMLAT=L のC L K / edge。 ・ R o Wアドレスをラッチする。(パルス) ・ R o Wアドレスをモードレジスタ内に取り込む。(パルス) ・ 取り込んだモードに有効な組み合わせがない時は、取り 込んだモードをモード後に出力しない。 ・ セルフリフレッシュに入り、A7のモード線への出力は、 強制的に行う。

モードセットサイクルでのアドレスA0~BSによりシンクロナスDRAMの動作モードを指定する。動作モードは表11に示す通りである。

[0129]

【表11】

20

41

表11 (モードレジスタセット)

(A)

(modulo length)

A ₂	A,	An	modulo length	出カ			
0	0	0	1	ML1			
0	0	1	2	ML2			
0	1	0	4	ML4			
0	1	1	8	ML8			
1	1	1	Pige	MLP			

(B)

(SCramble)

A ₃	SCramble	出力
0	WRAP	NRAP
1	INTER	INTRR

(C)

(latency)

A	As	A	latency
0	1	0	2
0	1	1	3
1	0	0	4

(D)

(test mode)

A	TEST	田	カ
0	不可	CTI	T 2 S
1	可能		

(E)

(mode change)

BS	A 10	\mathbf{A}_{q}	A	モ	ド変更	出	カ
0	0	0	0	可	能	онч	7.3.1
	¥ 0) 他		不	可	0.11	

表11において、(A) はモジュロレングスモード、(B) はスクランブルモード、(C) はレイテンシモード、(D) はテストモード、(E) はモードチェンジモードをそれぞれ示している。

【0130】動作モードとして取り込んだアドレスはモード用レジスタにラッチされる。ただし、このときにおいて、カウンタテスト指定はセルフリフレッシュ時には強制的にオートプリチャージ指定に変わる必要がある。

42

図37~図44はこのための回路を示すものである。

【0131】図37はモード変更検知回路である。図において示すように、/MWSTP信号はインパータ229を介して、MRRST信号は直接、ノアゲート230にそれぞれ入力される。/WEINはノアゲート231に、/RASIN信号と/CASIN信号はノアゲート232に、/CSIN信号とCMLAT信号はノアゲート233に、それぞれ入力される。ナンドゲート230の出力はノアゲート231に入力される。ノアゲート231に入力される。ノアゲート234に与えられ、ナンドゲート234の出力はインパータ235を通じてMSET信号として出力される。

【0132】図38はモード用アドレス取り込み回路である。図において示すように、MSET信号はナンドゲート238に入力され、CLKIN信号はナンドゲート238に入力される。時定数回路236に入力される。時定数回路236の出力は、インバータ237を通じて、ナンドゲート239に入力される。ナンドゲート239に入力される。ナンドゲート239に入力される。ナンドゲート239に入力される。サンドゲート242に入力される。ナンドゲート242の出力はナンドゲート239に与えられる。ナンドゲート239の出力はMSP信号として出力される。ナンドゲート239の出力はMSP信号として出力される。ナンドゲート239の出力はMSP信号として出力される。ナンドゲート239の出力は、インバータ243、244を通じて、MDIN信号として出力される。

【0133】図39はモード変更パルス回路である。図において示すように、/MCHEL信号とMDIN信号はノアゲート245に与えられる。ノアゲート245の30 出力はナンドゲート248と時定数回路246に与えられる。時定数回路246の出力はインパータ247を介してナンドゲート248に与えられる。ナンドゲート248の出力はインバータ249を介してMCH信号として導出される。

【0134】図40はモジュール長デコーダ回路であ る。図において示すように、RO、R1、R2信号はナ ンドゲート250に入力される。ナンドゲート250の 出力は/MLCP信号として導出される。一方、ナンド ゲート250の出力は、クロックドインバータ251を 40 通じて、インバータ252、254に与えられる。イン パータ252の出力はインパータ253を通じてインバ ータ254に与えられる。クロックドインパータ251 はMCH信号によりゲート制御される。インバータ25 4の出力は、インパータ255を通じて、MLP信号と して出力される。また、RO、R1、R2信号はナンド ゲート256に入力される。ナンドゲート256の出力 は/MLC1~/MLC8として出力される。一方、ナ ンドゲート256の出力はクロックドインバータ257 を通じて、ML1~ML8として出力される。ちなみ 50 に、クロックドインパータ257の出力は、インパータ

258、259 の直列回路を通じて、自己保持される。また、/MLC1、/MLC2、/MLC4、/MLC8、/MLCPはナンドゲート260に入力され、/MLCPはナンドゲート260に入力され、/MLCPはテンドゲート260に入力され。/MLCPはテンドゲート260に入力され。/MLに付きで得る。ちなみに、/Dロックドインバータ251、/257はMCH信号によりゲート制御される。

【0135】図41はスクランプルデコーダ回路である。図において示すように、R3信号はクロックドインパータ261、インパータ264の直列回路を経てINTER信号として導出される。なお、クロックドインパータ261の出力はインパータ262、263の直列回 10路を経て自己保持される。なお、WRAPはその行き先でインバータを通す。ちなみに、クロックドインパータ261はMCH信号によりゲート制御される。

【0136】図42はレイテンシデコーダ回路である。図において示すように、R4、R5、R6信号はナンドゲート265に与えられる。ナンドゲート265の出力は/LAC2~/LAC4として出力される。ナンドゲート265の出力は、クロックドインパータ266を介して、LACY2~LACY4信号として出力される。ちなみに、クロックドインパータ266の出力はインパ 20ータ267、268の直列回路により自己保持される。また、/LAC2、/LAC3、/LAC4はナンドゲート269に与えられ、ナンドゲート269の出力としてLAVAL信号を得る。ちなみに、クロックドインパータ266はMCH信号によりゲート制御される。

【0137】図43はテストモードデコード回路である。図において示すように、R7信号はクロックドインパータ270とインパータ273を経てCTEST信号として出力される。クロックドインバータ270の出力はインパータ271、272の直列回路を経て自己保持される。ちなみに、クロックドインバータ270はMCH信号によりゲート制御される。

【0138】図44はモード変更可検知回路である。図において示すように、R8、R9、R10、RBS信号はノアゲート274に入力され、ノアゲート274の出力としてOHVAL信号を得ている。また、MLP信号とINTER信号はナンドゲート275に入力される。ナンドゲート275の出力と、MLVAL信号、LAVAL信号、LHVAL信号は、ナンドゲート276に与えられる。ナンドゲート276の出力は/MCHEL信40号として導出される。

【0139】シンクロナスDRAMは、汎用DRAMと異なり、カラム系に対してロウ系からのtRCDゲーティングをかけるのは難しい。これは、仕様上の制約によるものである。したがって、カラム系においてコアへのアクセスが始まる前に、確実にビット線のセンスを終えていなくてはならない。このため、ロウ系の活性化を少しでも早く始める必要がある。

【0140】本発明では、アドレスはコア回路部まで常 94を通じて、RSLI/II」信号として出力される。 に入力しており、パンク活性化時にBSで指定された側 50 なお、/RSLI/II」信号を発生する回路はコア部の

44

が自動的に活性化され、これに伴い直ちにコア回路が活性化するようにしている。これにより、コア部での動作マージンが増している。つまり、プリチャージ状態にある時は、アドレスはアドレスラッチ部にまで入力しており、パンク活性化と共にアドレスラッチと指定パンク側コア回路活性化が同時に行われる。コア部回路は図45~図52に示すとおりである。

【0141】ちなみに、コア部のアドレスは図56のアドレス対応図に示すとおりである。図においては、1MwordX2BankX8bitの構成で、4kリフレッシュのシンクロナスDRAMの場合を例示するものである。

【0142】図45はロウパーシャルデコーダ回路であ り、同図(A)は回路図、(B)はXAjに対応するA R3、AR2の論理表、(C) はXBj に対応するAR 5、AR4の論理表、(D) はXCjに対応するAR 7、AR6の論理表である。同図に示すように、BNK I/II信号と、ARI/II2信号と、ARI/II3信号 は、ナンドゲート277に、入力される。ナンドゲート 277の出力は、インパータ280、283、286の 直列回路を経て、XI/IIAj信号として出力される。 また、BNKI/II信号と、ARI/II4信号と、AR I/II5信号とは、ナンドゲート278に、入力され る。ナンドゲート278の出力は、インパータ281、 284、287の直列回路を経て、XI/IIB j 信号と して出力される。さらに、BNKI/II信号と、ARI /II6信号と、ARI/II7信号とは、ナンドゲート2 79に、入力される。ナンドゲート279の出力は、イ ンパータ282、285、288の直列回路を経て、X I /II C j 信号として出力される。このような構成を通 じて、同図(B)、(C)、(D)に示すようなデコー ド結果が得られる。

【0143】図46はワードライン(WL)デコーダ回路であり、同図(A)は回路図、(B)はWSjに対応するAR1とAR0の論理表である。同図に示すように、BNKI/II信号、ARI/II0信号、ARI/II1信号はナンドゲート289に入力され、ナンドゲート289の出力はインパータ290を通じてWSI/IIj信号として出力される。このような構成を通じて、同図(B)に示すようなデコード結果が得られる。

【0144】図47はロウブロックセレクタ回路であり、同図(A)は回路図、(B)はjに対応するAR10、AR9、AR8の論理表である。同図に示すように、BNKI/II、ARI/II8、ARI/II9、ARI/II10の各信号はナンドゲート291に入力される。ナンドゲート291の出力はインバータ292、293の直列回路を経て/RSLI/IIj信号として出力される。一方、/RSLI/IIj信号として出力される。一方、/RSLI/IIj信号として出力される。

周辺部に配置され、RSLI/IIj信号を発生する回路 はコア部に配置される。このような構成を通じて、同図 (B) に示すようなセレクト結果を得る。

【0145】図48はワードライン(WL) 活性化コン トロール回路である。同図に示すように、BNKFI (BNKFII) 信号は、PチャンネルMOSトランジス タ341のゲートとNチャンネルMOSトランジスタ3 42のゲートにそれぞれ与えらえる。また、XIA0 (XIIA0) は、PチャンネルMOSトランジスタ29 7のゲートとNチャンネルMOSトランジスタ343の 10 ゲートにそれぞれ入力される。同様に、XIA1(XII A1) はPチャンネルMOSトランジスタ298のゲー トとNチャンネルMOSトランジスタ344の各ゲート に、XIA2 (XIIA2) は、PチャンネルMOSトラ ンジスタ299のゲートとNチャンネルMOSトランジ スタ295のゲートに、XIA3 (XIIA3) はPチャ ンネルMOSトランジスタ300のゲートとNチャンネ ルMOSトランジスタ296の各ゲートに、それぞれ入 力される。トランジスタ341のドレインは、トランジ スタ297、301のドレインと、トランジスタ34 3、344、295、296のドレインと、インパータ 302にそれぞれ接続される。一方、トランジスタ34 2のドレインは、トランジスタ343、344、29 5、296の各ソースに接続される。そして、トランジ スタ297のソースはトランジスタ298のドレイン に、トランジスタ298のソースはトランジスタ299 のドレインに、トランジスタ299のソースはトランジ スタ300のドレインに、それぞれ接続される。トラン ジスタ300のドレインは電源電位に接続される。トラ ンジスタ341、301のソースも電源電位に接続され 30 る。インバータ302の出力はトランジスタ301のゲ ートに接続される。このような構成を通じて、インバー タ302の出力にXVLDI (XVLDII) 信号を得 **5.**

【0146】図49はワードライン(WL)ドライバデ コーダ回路である。図において示すように、WKMI (WKMII) 信号はPチャンネルMOSトランジスタ3 03、304、305のソースとパックゲートに接続さ れる。また、XVLDI (XVLDII) 信号とWSIj (WSIIj) 信号は、ナンドゲート312を通じて、N チャンネルMOSトランジスタ306のゲートに入力さ れる。ナンドゲート312の出力は、インバータ311 を介して、NチャンネルMOSトランジスタ308のゲ ートに入力される。また、BNKFI (BNKFII) 信 号はNチャンネルMOSトランジスタ307、310の ゲートに入力される。トランジスタ306のドレイン は、トランジスタ307、308のドレイン、トランジ スタ304のゲートにそれぞれ接続される。また、トラ ンジスタ308のドレインは、トランジスタ303のゲ ート、トランジスタ304のドレイン、NチャンネルM 50 示すような回路で実現される。

OSトランジスタ309のゲートと、トランジスタ30 5のゲートにそれぞれ接続される。トランジスタ30 5、309のドレインは、トランジスタ310のドレイ ンに接続される。ここからWDRVjI(WDRVjI I) 信号が出力される。

【0147】図50はコア部プリチャージ回路である。 図において示すように、BNKI/II信号とWDOWN I/II信号はノアゲート313に入力される。ノアゲー ト313の出力はインパータ314を通じてEQS信号 として出力され、更にインパータ315を通じて/PR CHI/II信号として出力され、更にインパータ316 を経てPRCHI/II信号として出力される。

【0148】図51はワードライン(WL)プースト回 路である。図において示すように、XVLDI/II信号 は、インパータ317、318、319、320の直列 回路を経て、コンデンサ321に与えられる。併せて、 XVLD I / II信号はノアゲート323と時定数回路3 22に入力される。時定数回路322の出力はノアゲー ト323に与えられる。ノアゲート323の出力はPチ ャンネルMOSトランジスタ324、NチャンネルMO Sトランジスタ325のゲートに与えられる。トランジ スタ324、325はコンプリメンタリ接続されてお り、それぞれのドレインはPチャンネルMOSトランジ スタ326のゲートに接続される。トランジスタ326 のソースは電源電位に接続される。また、コンデンサ3 21の他端側と、トランジスタ324及びソースとバッ クゲートと、トランジスタ326及びドレインとバック ゲートとは、共通接続され、ここからWKM I / II信号 が得られる。

【0149】図52はセンス増幅器ゲートドライバ回路 である。図において示すように、/WDOWNI/II信 号は、インバータ327、328、329の直列回路を 経て、ノアゲート330とインパータ335に入力され る。一方、XVLDI/IIはノアゲート330、337 に入力される。インパータ335の出力は、インパータ 336を通じて、ノアゲート337に入力される。ノア ゲート330の出力は、インパータ331、332、3 33を経て、コンデンサ334に入力される。一方、ノ アゲート337の出力はPチャンネルMOSトランジス タ338、NチャンネルMOSトランジスタ339のゲ ートに与えられる。トランジスタ338、339はコン プリメンタリ接続されており、それぞれのドレインはP チャンネルMOSトランジスタ340のゲートに接続さ れる。トランジスタ340のソースは電源電位に接続さ れる。また、コンデンサ334の他端側と、トランジス タ338のソース及びバックゲートと、トランジスタ3 40のドレインとパックゲートとは、共通接続され、こ こからFDRVI/II信号が得られる。

【0150】また、アドレスラッチ部は図53、54に

【0151】図53はパンク用アドレスラッチ回路であ る。図において示すように、ARi信号は、クロックド インパータ345を通じて、/ARIi信号として出力 される。この信号はインパータ348を通じてARI1 信号として出力される。なお、クロックドインパータ3 45の出力側には、インパータ346、347の直列回 路からなる自己保持回路が接続される。また、クロック ドインパータ345には、/BALI信号が、ゲート信 号として与えられる。一方、ARi信号は、クロックド インパータ349を通じて、/ARIIi信号として出力 10 タ366の出力はトランジスタ368のゲートに接続さ される。この信号はインパータ352を通じてARIIi 信号として出力される。なお、クロックドインパータ3 49の出力側には、インパータ350、351の直列回 路からなる自己保持回路が接続される。クロックドイン パータ349には/BALII信号がゲート信号として与 えられる。

【0152】図54はモード用アドレスラッチ回路であ る。図において示すように、ARI信号は、クロックド インバータ353を通じて、/Ri信号として出力され る。この信号は、インバータ356を通じて、Ri信号 20 として出力される。なお、クロックドインバータ353 の出力側には、インパータ354、355の直列回路か らなる自己保持回路が接続される。クロックドインバー タ353にはMDIN信号がゲート信号として与えられ

【0153】なお、カラムスペアアドレスは、ロウ系活 性化時に選択したコアプロックに対応するアドレスが確 定した時点で、出力される。

【0154】図55は、A10Rの論理"0"、"1" に対応してそれぞれのヒューズセットが存在する場合 の、カラムスペアアドレス発生回路の回路図である。図 において示すように、AR10I/II信号は、Pチャン ネルMOSトランジスタ363、369のゲートと、N チャンネルMOSトランジスタ375、377のゲート に入力される。/AR10I/II信号は、Pチャンネル MOSトランジスタ364、370のゲートと、Nチャ ンネルMOSトランジスタ376、378のゲートに入 力される。トランジスタ363、375のドレイン間に はヒューズ371が接続される。トランジスタ364、 376のドレイン間にはヒューズ372が接続され、ト ランジスタ369、377のドレイン間にはヒューズ3 73が接続され、トランジスタ370、378のドレイ ン間にはヒューズ374が接続される。また、トランジ スタ363のドレインはPチャンネルMOSトランジス タ361のドレイン、インパータ359、ナンドゲート 357に接続される。インパータ359の出力はトラン ジスタ361のゲートに接続される。一方、トランジス タ364のドレインはPチャンネルMOSトランジスタ 362のドレイン、インバータ360、ナンドゲート3

48

スタ362のゲートに接続される。そして、ナンドゲー ト357の出力として/F3I/II信号を得ることがで きる。また、トランジスタ369のドレインは、Pチャ ンネルMOSトランジスタ367のドレイン、インパー タ365、ナンドゲート358に接続される。インパー タ365の出力はトランジスタ367のゲートに接続さ れる。一方、トランジスタ370のドレインは、Pチャ ンネルMOSトランジスタ368のドレイン、インパー タ366、ナンドゲート358に接続される。インバー れる。そして、ナンドゲート358の出力として/FF I/II信号を得ることができる。ちなみに、ナンドゲー ト357を含む回路は、スペアアドレス/F2~/F8 毎に配置される。なお、/FFはスペアアドレス使用許 可信号となる。

【0155】次に、バンク活性化/プリチャージ動作と オートリフレッシュサイクル動作について図57、図5 8のタイミングチャートに基づいて説明する。

【0156】図57はバンク活性化/プリチャージ動作 を説明するためのタイミングチャートである。図におい て、(A) はCLK、(B) は/RAS、(C) は/W E, (D) GROWACT, (E) GCLKIN, (F) はACTC、(G) はBACT、(H) は/RA L, (I) tBNKI, (J) tBNKII, (K) t/ BALI, (L) U/BALII, (M) UROWPR E, (N) the penti, (O) the pentil, (P) therec, (Q) thereby (R) thereby (P) thereby (P) thereby (R) th ECI. (S) t/PRECII. (T) tARi. (U) dARII, (V) dARIII, (W) $\text{dXI}\alpha$ j, (X) $dXII\alpha$ j, (Y) dRSLIk, (Z) dRSLIIk, (a) はXVLDI, (b) はXVLDI I, (c) はWKMI, (d) はWKMII, (e) はP RCHI, (f) the property (g) the property (h) は/FIII、(i) は/RTMI、(j) はRT MIIである。

【0157】パンク活性化の場合、図57に示すよう に、同図(D)のROWACT信号によりロウ活性化と なると、これはパンク活性化コマンドとして検知され る。これにより、同図(F)のACTC信号としてバン ク活性化コマンドパルスが出され、同図(G)のBAC T信号によりパンク活性化が行われると共に、同図 (H) に示すように、ロウアドレスがラッチされる。バ ンク活性化により、同図(I)、(J)に示すように、 バンク活性/不活性の指定がなされる。この場合、BN KI信号、BNKII信号によりバンクIまたはIIの活性 化が行われる。バンクの活性化により、先ず、同図 (K)、(L) に示すように、/BALI信号、/BA L11信号によって、パンクアドレスがラッチされる。併 せて、同図(W)、(X)、(Y)、(Z)の指定によ 5 7 に接続される。インパータ 3 6 0 の出力はトランジ 50 りパーシャルデコードが行われる。これに基づき、同図

(a)、(b)に示すように、ワード線活性化コントロールが行われる。これによって、同図(c)、(d)に示すように、ワード線のブーストが行われる。そして、同図(e)、(f)に示すように、コア部のプリチャージが行われる。

【0158】一方、パンクプリチャージの場合、図57に示すように、同図(P)、(Q)に示すように、PREC信号がパンクプリチャージコマンドパルスとして与えられると、/PBLが出力される。その結果、同図(R)、(S)に示すように、指定された側のパンクが10プリチャージされる。併せて、同図(W)、(X)、

(Y)、(Z) の指定によりパーシャルデコードが行われる。これに基づき、同図(a)、(b) に示すように、ワード線活性化コントロールが行われる。これによって、同図(c)、(d) に示すように、ワード線のブーストが行われる。

【0159】ちなみに、同図(M)はプリチャージコマンド検知、(N)、(O)はプリチャージパンク検知、(T)はロウアドレス、(U)、(V)はパンク用アドレスラッチ、(g)、(h)はカラムスペアアドレス、(i)、(j)はパンクプリチャージゲーティングをそれぞれ示している。

【0160】図58はオートリフレッシュサイクル動作を説明するためのタイミングチャートである。図において、(A)はCLK、(B)は/RAS、(C)は/ARC、(D)は/BAL、(E)はAUTRF、(F)は/AUTRF、(G)はPEFR、(H)は/AUPEL、(I)はRFADD、(J)は/RAL、(K)はAUTC、(L)はBACT、(M)はBNKI、(N)はBNKII、(O)は/RTMI、(P)は/R 30TMII、(Q)は/BALI、(R)は/BALII、(S)はARI、(T)はARII、(U)はARII、(V)はCT、(W)はRTMI、(D)はARII、(V)はCT、(W)はRTMI、(D)はARII、(V)はCT、(W)はRJ、(X)はXIα、(Y)はXIIα、(Z)はXVLDI、(a)はXVLDIである。

【0161】同図(C)に示すように、/ARC信号によりオートリフレッシュコマンドを検知すると、同図(E)、(F)に示すように、オートリフレッシュ指定する。その結果、同図(G)に示すように、オートリフレッシュ状態が検知される。これに伴い、同図(I)に 40示すように、リフレッシュアドレスゲートが開かれ、同図(K)、(L)、(M)、(N)に示すように、リフレッシュバンクが活性化される。そして、同図(O)、(P)、(Q)、(R)に示すように、ゲーティングやパンクアドレスのラッチを実行し、次に、同図(X)、(Y)、(Z)、(a)に示すように、リフレッシュ動作を行わせる。このような一連の動作のあとで、同図(D)に示すように、両バンクブリチャージ検知を行うと、同図(V)、(W)に示すように、リフレッシュカウンタを動作させ、同様の動作を繰り返す。50

【0162】以上のような構成と動作を通じて、本発明

の半導体メモリ装置は各種モードの組み合わせによる高 速動作を実現する。

50

[0163]

【発明の効果】以上述べたように、本発明の半導体メモリ装置によれば、メモリ内部を複数バンク構成とし、それぞれのパンクを独立に動作できるようにしたので、単一のクロックにより高速動作するCPUに対して、そのCPUと同じクロックにより、CPUに追従して高速動作できるようになり、ヒデゥンロー動作が可能になりカラムアクセスがとぎれることなく実施できるという効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例に係る半導体メモリ装置のプロック図である。

【図2】図1の構成のロウ系コントロール部のプロック 図である。

【図3】図1の構成のコア部のプロック図である。

【図4】アクティブページランダムリードモードの説明 20 図である。

【図5】セルフリフレッシュサイクルの説明図である。

【図6】オートリフレッシュサイクルの説明図である。

【図7】パワーダウンモードの説明図である。

【図8】モードレジスタセットサイクルの説明図である。

【図9】パンク活性/不活性指定回路の回路図である。

【図10】パンクプリチャージゲーティングの回路図である。

【図11】バンク活性化回路の回路図である。

70 【図12】パンク活性化コマンド検知回路の回路図である。

【図13】バンク活性化コマンドパルス発生回路の回路 図である。

【図14】アドレスラッチ回路の回路図である。

【図15】バンク用アドレスラッチ回路の回路図であ る。

【図16】ロウアドレスパッファ回路の回路図である。

【図17】オートリフレッシュコマンド検知回路の回路 図である。

40 【図18】両バンクブリチャージ検知回路の回路図である。

【図19】オートリフレッシュ指定回路の回路図である。

【図20】リフレッシュ状態検知回路の回路図である。

【図21】オートリフレッシュブリチャージ指定回路の 回路図である。

【図22】リフレッシュアドレスゲート回路の回路図である。

【図23】リフレッシュパンクアクティブ回路の回路図 50 である。

【図24】カウンタテスト対応カラム系選択回路の回路 図である。

【図25】リフレッシュカウンタ回路の回路図である。

【図26】セルフリフレッシュコマンド検知回路の回路 図である。

【図27】セルフリフレッシュ指定回路の回路図であ る.

【図28】セルフリフレッシュタイミングパルス回路の 回路図である。

【図29】セルフ強制プリチャージ指定回路の回路図で 10 る。 ある。

【図30】プリチャージコマンド検知回路の回路図であ

【図31】プリチャージパンク検知回路の回路図であ

【図32】パンクプリチャージコマンドパルス回路の回 路図である。

【図33】バンクプリチャージ回路の回路図である。

【図34】オートプリチャージ検知回路の回路図であ る。

【図35】オートプリチャージバンク指定回路の回路図 である。

【図36】パワーダウン対応回路の回路図(A)と論理 表(B)である。

【図37】モード変更検知回路の回路図である。

【図38】モード用アドレス取り込み回路の回路図であ

【図39】モード変更パルス回路の回路図である。

【図40】モード長デコーダ回路の回路図である。

【図41】スクランブルデコーダ回路の回路図である。

【図42】レイテンシデコーダ回路の回路図である。

【図43】テストモードデコード回路の回路図である。

【図44】モード変更可検知回路の回路図である。

【図45】ロウパーシャルデコーダ回路の回路図(A) と論理表(B)、(C)、(D)である。

【図46】ワードラインデコーダ回路の回路図(A)と 論理表 (B) である。

【図47】ロウブロックセレクタ回路の回路図(A)と 論理表(B)である。

【図48】ワードライン活性化コントロール回路の回路 40 図である。

【図49】ワードラインドライバデコーダ回路の回路図 である。

【図50】コア部プリチャージ回路の回路図である。

【図51】ワードラインブースト回路の回路図である。

52

【図52】センス増幅器ゲートドライバ回路の回路図で ある。

【図53】パンク用アドレスラッチ回路の回路図であ

【図54】モード用アドレスラッチ回路の回路図であ

【図55】カラムスペアアドレス発生回路の回路図であ

【図56】半導体メモリ装置のアドレス対応図である。

【図57】バンク活性化/プリチャージ動作を説明する タイミングチャートである。

【図58】オートリフレッシュサイクル動作を説明する タイミングチャートである。

【符号の説明】

1 活性化コマンド検知部

2 ロウアドレスバッファ

アドレスラッチ

6 オートリフレッシュ検知部

7 オートリフレッシュカウンタ

9 プリチャージ制御部

12 セルフリフレッシュ検知部

13 セルフリフレッシュカウンタ

14 パワーダウン回路

15 モードレジスタ

18 プリチャージコマンド検知部

19 プリチャージカウンタ

20 パンク指定検知部

30 23 オートプリチャージバンク検知部

26 パンク I 活性化/プリチャージ指定部

27 バンクII活性化/プリチャージ指定部

32 パンク [用アドレスラッチ

33 パンクII用アドレスラッチ

34 パンク [回路

35 パンク!!回路

36 パンク I アドレスラッチコントロール部

37 パンクIIアドレスラッチコントロール部

43 バンク I セルアレイ

46 パンクIIセルアレイ

51 カラムアドレスパッファ

52 アドレスカウンタ

【図11】

【図14】

【図18】

[図20]

パンク活性化回路


アドレスラッチ回路


あポックプリチャージ 検知回路 199

リフレッシュ状態接知回路 REFR


[図1] 47 8 Cell Array (Bank II) ROW Dec COI YAU DEC (COLACI BUH) SABABAJABACT AIN 2.19 <u>QACT (&A:A:S</u>(O), Add buff) 53' RWD PGT. NGT col Add Dec Cell Array (Ban K I) 柬施匈 ROW DEC. (Colfeddis) (Refttys)

[図2]








【図3】




[図8] 【図15】 パンク用アドレスラッチ回路 モードレジスタセットサイクルの説明図 BALT (BALT) (A) CLK - tSTUP (C) RAS 2 【図17】 tsTUP **火川川** オートリフレッシュコマンド検知回路 (D) (AS 🐼 CMLAT_ CSIN = RASIN_ (E) WE アービタリーサイクル CKEIN-ァードセッナサイクル














【図9】 [図16] パンク活性/不活性指定回路 ロウアドレスバルファ回路 BNIG(BNIKII) (स्तान्ता)स्या 177 1 ATOPRESPA (AVO.BSのみ存在する) 【図19】 115 116 6060 オートリフレッシュ指定回路 AUTRF リフレッシュカウンタ RAT 127 128 129 130 【図21】 【図22】 オートリフレッシュプリチャージ指定回路 リフレッシュアドレスゲート回路 【図23】 リフレッシュバンクアクラィブ回路 12 M3 M4 M5 【図25】 【図24】 【図26】 カウンターテスト対応カラム系選択回路 リフレッシュカウタ 回路 セルフリフレッシュコマンド検知回路 BNX RBSが反転する長さ MODE 7 BNKI 165 | Ri-1 | Ri-1 BSCL 8NKII Rj-1 164 AUTRE MODE? ₩ R3-1 BNKI [図27] RBS-1=CT. RBS-1=CT セルフリフレッシュ指定回路 SRC -SUFRF -SLFRF (カウンターのつなぎお)



【図36】

(A) パワ-ダウン対応 回路







(8)パワーダウン信号の行き先

3	ELPD	STBPD
C	LKIN	
Ē	PASIN	RASIN
	AS//V	CASTN
V	VEIN	WEIN
Č	SIN	CSIN
0	WMO	DQMW
	<i>XIMR</i>	DOMR
		RowAddbuff
		Col Add buff
D	in buff.	Dinbuff.


【図40】 【図42】





[図44]


[図43]



[図45]

. . .

ROWパーシャルデコーダ回路




(B)	_		
	ΧĄj	era	AR2
	0	0	0
	1	١	1
	2	1	0
	3		1


(C)					
χßj	AR5	A#4	l		
0		0	ŀ		
1	0	1	ı		
2	,	0	ı		
3	′	1	ı		

(D)								
ХСj	AR7	AR6						
0	0	0						
1	Š	1						
2	,	0						
3	<u> </u>	1						

【図47】

(A) ROWブロックセレクター回路






(8)

AR/O	0					1		
ARQ	0		1	,	()	7	
AR8	0	1	0	1	0	.1	0	1
j	0	1	2	3	4	5	6	7


[図49]

Wドライバーデカーダー回路



[図46]


(A) WLデコ-ダ回路



₿)		
	WSj	AR I	ARO
	0	0	0
1			1
	2	1	0
	3	Ľ	1


[図48]

WL活性化コントロール回路




【図50】

コア部プリチャップ国路




【図51】


/WJプ-スト町だ




【図52】

センス増幅者ゲードライバー回路






【図56】



【図 5 7】

バンク活性化/プリチャージ動作



【図58】

オートリフレッシュサイクル動作

